ЗАКЛЮЧЕНИЕ
Диссертационная работа посвящена решению научно-технической задачи, заключающейся в разработке метода и алгоритма коммутации пакетов в матричных мультипроцессорах с параллельно-конвейерной диспетчеризацией, а также коммутационного устройства на их основе, обеспечивающих повышение пропускной способности и быстродействия устройства без увеличения его внутренней скорости по отношению к скорости работы межмодульных каналов связи.
В ходе решения поставленной задачи получены следующие результаты.
1. Сформулирован метод коммутации пакетов в матричных мультипроцессорах, особенностью которого является параллельная загрузка пакетов из входных буферов в матрицу регистров без ожидания полного освобождения матрицы от ранее загруженных пакетов, а также параллельно-конвейерная диспетчеризация пакетов из строк матрицы на соответствующие выходы коммутационного устройства с учетом времени пребывания пакетов в матрице регистров, причем при наличии нескольких пакетов с одинаковым максимальным временем пребывания осуществляется равновероятный выбор одного из них.
2. Разработан аппаратно-ориентированный алгоритм коммутации пакетов в матричных мультипроцессорах, в основе которого лежит описание множества пакетов, находящихся в матрице регистров в данном такте работы устройства, взвешенным графом совместности, ребра которого отражают возможность одновременной выдачи пакетов на выходы устройства, а веса вершин учитывают время нахождения пакетов в матрице регистров, и выбор множества пакетов, подлежащих выдаче, путем выделения клики графа совместности, обладающей наибольшим весом.
3. Теоретически доказано, что использование параллельно-конвейерной диспетчеризации пакетов с учетом времени их обработки ведет к сокращению среднего времени прохождения пакета через коммутационное устройство более чем на 41% за счет существенного увеличения средней загрузки матрицы регистров.
При этом экспериментально установлено, что минимальная пропускнаяспособность разработанного устройства составляет около 0.78 для всех практически значимых случаев, что превосходит пропускную способность коммутаторов с простыми входными FIFO-буферами без выходной буферизации не менее, чем на 21.9%.
4. На основе имитационного моделирования установлено, что применение разработанного метода обеспечивает сокращение среднего времени прохождения пакетов через коммутационное устройство до 5 раз и повышение пропускной способности устройства на 1.2-3.8% по сравнению с известными коммутаторами с буферизованным переключателем при больших значениях интенсивности входящих потоков пакетов, что позволяет существенно снизить коммуникационные издержки при реализации параллельных программ в мультипроцессорах, требующих постоянного межпроцессорного обмена данными.
5. Разработана структурно-функциональная организация устройства коммутации с параллельно-конвейерной диспетчеризацией пакетов, включающая множество параллельно работающих счетчиков времени пребывания пакетов в матрице регистров, а также узлы анализа соотношения времен пребывания пакетов и построчного выбора пакетов с максимальным временем пребывания, особенностью которой является работа коммутирующей части устройства на единой частоте с внешними каналами связи, что отличает ее от известных решений коммутаторов, основанных на механизме виртуальных выходных очередей. Доказана реализуемость устройства на современной элементной базе во всех практически значимых случаях.
Проведенные исследования показали, что использование параллельноконвейерной диспетчеризации пакетов с учетом времени их нахождения в матрице регистров обусловливает повышение пропускной способности коммутационного устройства и сокращение времени ретрансляции пакетов по сравнению с известными аналогами, что объясняется увеличением средней загрузки матрицы регистров. Тем не менее, достигнутая загрузка существенно меньше единицы, что дает основания рассчитывать на возможность дальнейшего совершенствования механизма диспетчеризации и, как следствие, последующего улучшения скорост
ных характеристик устройства. В особенности, необходимость такого улучшения очевидна в области малых значений числа входов/выходов устройства, где предложенный подход обеспечивает минимальную пропускную способность. Повышение загрузки матрицы регистров возможно, прежде всего, за счет снижения вероятности блокировки пакетов в головных регистрах входных буферов (HOL blocking), что, по-видимому, может быть достигнуто путем соответствующей реорганизации матрицы регистров и механизма диспетчеризации пакетов. Сказанное определяет перспективы дальнейших научных исследований в рамках тематики диссертационной работы.
Еще по теме ЗАКЛЮЧЕНИЕ:
- ЗАКЛЮЧЕНИЕ
- ЗАКЛЮЧЕНИЕ
- Заключение
- ЗАКЛЮЧЕНИЕ
- Значение срочного рынка для экономики страны
- Оглавление
- Оценка эффективности методов несовершенного хеджирования опционных позиций на российском фондовом рынке
- О понятии финансового опциона
- ГРИБОВСКАЯ Наталья Юрьевна. ЛЕКСИКА ТВЕРСКИХ ГОВОРОВ, ХАРАКТЕРИЗУЮЩАЯ ЧЕЛОВЕКА (СЕМАНТИКО-МОТИВАЦИОННЫЙ АСПЕКТ). Автореферат диссертации на соискание ученой степени кандидата филологических наук. Тверь - 2019, 2019
- П.2 Частотная зависимость условий существования объемных и эванесцентных волн TM- (ТЕ-) типа и соответствующих типов сечений ПВВ в коллинеарной фазе скомпенсированого ЛО АФМ с ЦАС. Полярная MOK
- Микрополе «Речевая деятельность»