Выводы
1. Коммутационные устройства занимают важное место в структуре матричных СБИС-мультипроцессоров; их быстродействие и пропускная способность существенно влияют на скорость передачи данных между отдельными ядрами и время обращения процессоров к внешней памяти, разделяемой кэш-памяти, портам ввода-вывода, а, следовательно, и на производительность многопроцессорной системы в целом.
Это обусловливает важность задачи совершенствования архитектуры коммутационных устройств мультипроцессоров с целью достижения их более высоких показателей.2. Свойства коммутационных устройств существенно зависят от комплекса факторов, в числе которых: взаимное расположение буферизующей и коммутирующей частей (входные буферы, выходные буферы, общая буферная память); способ организации буферов (простые FIFO-буферы, распределенные буферы, виртуальные выходные буферы) и коммутирующей части (матричный переключатель, многокаскадный коммутатор); наличия/отсутствия дополнительной буферизации коммутирующей части (отсутствие буферизации, частичная буферизация, полная буферизация); режима коммутации данных (схемная, пакетная или гибридная коммутация, групповая или независимая передача флитов в рамках пакетной коммутации). Сочетание указанных факторов определяет архитектуру коммутационного устройства.
3. Наиболее перспективными видами архитектур коммутационных устройств матричных мультипроцессоров являются пакетные коммутаторы с виртуальными выходными очередями (VOQ-устройства), устройства пакетной коммутации с входными FIFO-буферами и полностью буферизованным переключателем, а также устройства с гибридной коммутацией. VOQ-устройства обеспечивают высокую пропускную способность (до 1) при любом числе входных/выходных портов, однако требуют удвоенной скорости работы коммутирующей части и характеризуются ощутимой аппаратной сложностью. Устройства с входными FIFO- буферами и полностью буферизованным переключателем обладают на порядок
меньшей аппаратной сложностью по сравнению с VOQ-устройствами, но при этом гарантируют достаточно высокую пропускную способность и малую задержку только при большом числе входов/выходов, что соответствует перспективным случаям. Устройства с гибридной коммутацией позволяют сократить время передачи больших блоков данных за счет периодического включения режима схемной коммутации, однако эффективны только при определенной рабочей нагрузке мультипроцессора.
4. Таким образом, целесообразным представляется поиск путей дальнейшего повышения пропускной способности и быстродействия коммутационных устройств с буферизованным переключателем, что позволит снизить коммуникационные задержки при функционировании матричных мультипроцессоров без удвоения скорости работы коммутирующей части при сохранении приемлемого уровня аппаратной сложности коммуникационной среды.
2.