Выводы

1. Коммутационные устройства занимают важное место в структуре мат­ричных СБИС-мультипроцессоров; их быстродействие и пропускная способность существенно влияют на скорость передачи данных между отдельными ядрами и время обращения процессоров к внешней памяти, разделяемой кэш-памяти, пор­там ввода-вывода, а, следовательно, и на производительность многопроцессорной системы в целом.

2. Свойства коммутационных устройств существенно зависят от комплекса факторов, в числе которых: взаимное расположение буферизующей и коммути­рующей частей (входные буферы, выходные буферы, общая буферная память); способ организации буферов (простые FIFO-буферы, распределенные буферы, виртуальные выходные буферы) и коммутирующей части (матричный переклю­чатель, многокаскадный коммутатор); наличия/отсутствия дополнительной буфе­ризации коммутирующей части (отсутствие буферизации, частичная буфериза­ция, полная буферизация); режима коммутации данных (схемная, пакетная или гибридная коммутация, групповая или независимая передача флитов в рамках па­кетной коммутации). Сочетание указанных факторов определяет архитектуру коммутационного устройства.

3. Наиболее перспективными видами архитектур коммутационных устройств матричных мультипроцессоров являются пакетные коммутаторы с вир­туальными выходными очередями (VOQ-устройства), устройства пакетной ком­мутации с входными FIFO-буферами и полностью буферизованным переключате­лем, а также устройства с гибридной коммутацией. VOQ-устройства обеспечива­ют высокую пропускную способность (до 1) при любом числе входных/выходных портов, однако требуют удвоенной скорости работы коммутирующей части и ха­рактеризуются ощутимой аппаратной сложностью. Устройства с входными FIFO- буферами и полностью буферизованным переключателем обладают на порядок

меньшей аппаратной сложностью по сравнению с VOQ-устройствами, но при этом гарантируют достаточно высокую пропускную способность и малую за­держку только при большом числе входов/выходов, что соответствует перспек­тивным случаям. Устройства с гибридной коммутацией позволяют сократить время передачи больших блоков данных за счет периодического включения ре­жима схемной коммутации, однако эффективны только при определенной рабо­чей нагрузке мультипроцессора.

4. Таким образом, целесообразным представляется поиск путей дальней­шего повышения пропускной способности и быстродействия коммутационных устройств с буферизованным переключателем, что позволит снизить коммуника­ционные задержки при функционировании матричных мультипроцессоров без удвоения скорости работы коммутирующей части при сохранении приемлемого уровня аппаратной сложности коммуникационной среды.

2.