>>

СОДЕРЖАНИЕ

ВВЕДЕНИЕ......................................................................................................... 4

1. МЕТОДЫ И УСТРОЙСТВА КОММУТАЦИИ ПАКЕТОВ В МАТРИЧНЫХ

МУЛЬТИПРОЦЕССОРАХ...............................................................................

11

1.1. Концепция матричных мультипроцессоров.......................................... 11

1.2. Архитектура современных матричных СБИС-мультипроцессоров..... 12

1.3. Коммутационные средства матричных СБИС-мультипроцессоров..... 17

Выводы......................................................................................................... 29

2. МЕТОД И АЛГОРИТМ КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ

ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ. СТРУКТУРНАЯ МОДЕЛЬ

КОММУТАЦИОННОГО УСТРОЙСТВА....................................................... 31

2.1. Общие особенности разработанного метода коммутации пакетов...... 31

2.2. Структурная модель устройства коммутации с параллельно-конвейерной

диспетчеризацией пакетов............................................................................ 33

2.3. Определение порядка выдачи пакетов из матрицы регистров............. 35

2.4. Алгоритм коммутации с параллельно-конвейерной диспетчеризацией

пакетов.......................................................................................................... 40

2.5. Оценка эффективности использования матрицы регистров

коммутационного устройства ..................................................................... 45

2.6. Оценка быстродействия коммутационного устройства при использовании

параллельно-конвейерной диспетчеризации пакетов ................................ 49

Выводы......................................................................................................... 64

3. ИССЛЕДОВАНИЕ ХАРАКТЕРИСТИК КОММУТАЦИОННОГО

УСТРОЙСТВА С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ .......................................................................................................

66

3.1. Методика исследования характеристик коммутационного устройства ... 66

3.2. Построение имитационной модели коммутационного устройства...... 68

3.3. Особенности программной реализации имитационного моделирования

коммутационного устройства....................................................................... 72

3.4. Исследование пропускной способности коммутационного устройства... 77

3.5. Оценка полного времени прохождения пакетов через коммутационное

устройство...................................................................................................... 83

3.6. Исследование быстродействия коммутационного устройства............... 87

3.7. Оценка средней загрузки матрицы регистров........................................ 92

Выводы.......................................................................................................... 94

4. СТРУКТУРНО-ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ КОММУТАЦИОННОГО УСТРОЙСТВА С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ

ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ............................................................... 97

4.1. Структурная организация коммутационного устройства..................... 97

4.2. Требования к функциональным блокам коммутационного устройства ... 99

4.3. Структура и формат передаваемых пакетов.......................................... 102

4.4. Функциональные схемы блоков коммутационного устройства........... 104

4.5. Оценка аппаратной сложности коммутационного устройства............. 138

Выводы......................................................................................................... 146

ЗАКЛЮЧЕНИЕ............................................................................................ 148

СПИСОК СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ................. 151

СПИСОК ЛИТЕРАТУРЫ........................................................................... 153

Приложение 1 ............................................................................................ 166

Приложение 2 ............................................................................................ 168

Приложение 3 ............................................................................................ 170

Приложение 4 ............................................................................................ 171

Приложение 5 ............................................................................................ 185

| >>
Источник: Мохаммед Ажмаль Джамиль Абдо. МЕТОД, АЛГОРИТМ И УСТРОЙСТВО КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ. Диссертация на соискание ученой степени кандидата технических наук. КУРСК - 2019. 2019

Еще по теме СОДЕРЖАНИЕ:

  1. СОДЕРЖАНИЕ РАБОТЫ
  2. СОДЕРЖАНИЕ
  3. ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ
  4. ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ
  5. ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ
  6. II. ОСНОВНОЕ СОДЕРЖАНИЕ ДИССЕРТАЦИОННОГО ИССЛЕДОВАНИЯ
  7. Определение прочности при изгибе и при растяжении низколегированных порошковых сталей с нанодобавками
  8. 2.3.10. Рентгенофазовый анализ
  9. МЕТОД И АЛГОРИТМ КОММУТАЦИИ С ПАРАЛЛЕЛЬНО­КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ. СТРУКТУРНАЯ МОДЕЛЬ КОММУТАЦИОННОГО УСТРОЙСТВА
  10. 3.5 Выводы по главе 3