<<
>>

МЕТОД И АЛГОРИТМ КОММУТАЦИИ С ПАРАЛЛЕЛЬНО­КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ. СТРУКТУРНАЯ МОДЕЛЬ КОММУТАЦИОННОГО УСТРОЙСТВА

В данном разделе изложены содержание и особенности разработанного ме­тода коммутации пакетов, представлена структурная модель коммутационного устройства с параллельно-конвейерной диспетчеризацией пакетов, синтезирован алгоритм коммутации пакетов, основанный на построении и анализе взвешенного графа совместности, отражающего возможность одновременной выдачи пакетов на выходы коммутационного устройства. Также выполнена теоретическая оценка загрузки матрицы регистров, выведена формула для определения среднего време­ни прохождения пакетов через матрицу регистров и оценки быстродействия ком­мутационного устройства при использовании разработанного метода. Содержание раздела опубликовано в работах [10, 19, 21, 22, 61].

2.1.

<< | >>
Источник: Мохаммед Ажмаль Джамиль Абдо. МЕТОД, АЛГОРИТМ И УСТРОЙСТВО КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ. Диссертация на соискание ученой степени кандидата технических наук. КУРСК - 2019. 2019

Еще по теме МЕТОД И АЛГОРИТМ КОММУТАЦИИ С ПАРАЛЛЕЛЬНО­КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ. СТРУКТУРНАЯ МОДЕЛЬ КОММУТАЦИОННОГО УСТРОЙСТВА:

  1. Структурная модель устройства коммутации с параллельно­конвейерной диспетчеризацией пакетов
  2. СТРУКТУРНО-ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ КОММУТАЦИОННОГО УСТРОЙСТВА С ПАРАЛЛЕЛЬНО­КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ
  3. Мохаммед Ажмаль Джамиль Абдо. МЕТОД, АЛГОРИТМ И УСТРОЙСТВО КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ. Диссертация на соискание ученой степени кандидата технических наук. КУРСК - 2019, 2019
  4. Алгоритм коммутации с параллельно-конвейерной диспетчеризацией пакетов
  5. ИССЛЕДОВАНИЕ ХАРАКТЕРИСТИК КОММУТАЦИОННОГО УСТРОЙСТВА С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ
  6. Оценка быстродействия коммутационного устройства при использовании параллельно-конвейерной диспетчеризации пакетов
  7. МЕТОДЫ И УСТРОЙСТВА КОММУТАЦИИ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ
  8. Структурная организация коммутационного устройства
  9. Общие особенности разработанного метода коммутации пакетов
  10. Построение имитационной модели коммутационного устройства
  11. Оценка полного времени прохождения пакетов через коммутационное устройство
  12. Методика исследования характеристик коммутационного устройства
  13. Требования к функциональным блокам коммутационного устройства
  14. Исследование пропускной способности коммутационного устройства
  15. Функциональные схемы блоков коммутационного устройства
  16. 2.2. Анализ метода квантильного хеджирования в рамках модели Блэка-Шоулса
  17. Анализ метода хеджирования ожидаемых потерь в рамках модели Блэка-Шоулса