<<
>>

Концепция матричных мультипроцессоров

Матричные мультипроцессоры (ММП) - один из перспективных подклассов параллельных вычислительных систем, способных эффективно решать как от­дельные сложные сильно связанные задачи, так и комплексы независимых или слабо связанных задач [92].

В основе архитектуры ММП лежит множество иден­тичных процессорных модулей (ядер), объединенных коммуникационной сетью (КС) с матричной топологией [64]. Конструктивная однородность ММП суще­ственно упрощает и удешевляет их проектирование, изготовление и последующее программирование [3]. Также значительно упрощается решение задач, нацелен­ных на обеспечение повышенной надежности и гибкости систем на основе ММП [1, 58, 126].

В качестве ядер ММП могут выступать процессоры самой разной архитек­туры. Это могут быть как относительно простые процессоры с сокращенным набором инструкций (RISC-процессоры) [112], так и традиционные процессоры с полным набором команд (CISC-процессоры) [122, 123, 125]. КС ММП чаще всего имеет двумерную пространственную организацию с незамкнутыми границами («классическая» двумерная матрица), однако известны примеры мультипроцессо­ров (или проекты ММП) с многомерной матричной топологией и/или с замкну­тыми границами [15, 34, 37, 42, 45, 60, 113, 119, 127, 130].

Концепция матричных мультипроцессоров известна уже длительный пери­од времени и восходит к систолическим и волновым процессорам, созданным в 80-х годах прошлого века [3, 58]. Возрождение повышенного интереса к ММП в последние годы связано, прежде всего, с появившейся возможностью их полно­ценной СБИС-реализации [63, 124]. Действительно, современная технология про­изводства сверхбольших интегральных схем (СБИС) позволяет выпускать микро­схемы, содержащие более 10 млрд. транзисторов на кристалле, чего достаточно для размещения нескольких десятков и даже сотен мощных процессорных узлов, нескольких контроллеров памяти и дополнительной аппаратуры (устройств вво­да-вывода, модулей сжатия данных, шифрования и т.д.) [5, 115, 122]. Это дает возможность создания компактных и энергоэффективных встраиваемых систем, соизмеримых по производительности с суперкомпьютерами, выпущенными 10-15 лет назад [16].

Спектр выпускаемых современной промышленностью СБИС ММП весьма широк и представлен многими известными производителями. К их числу относят­ся Intel (мультипроцессор Xeon W-3175X, объединяющий 28 ядер [91]), Cavium (СБИС ThunderX2 CN99XX, включающая 32 ядра [121]), Mellanox (72-ядерная си­стема TILE-Gx72 [122]), Adapteva (СБИС Epiphany V на основе 1024 RISC-ядер [112]). Имеются также многочисленные технические решения и проекты одно­кристальных ММП [25, 43, 47, 48, 87, 104, 130, 132].

1.2.

<< | >>
Источник: Мохаммед Ажмаль Джамиль Абдо. МЕТОД, АЛГОРИТМ И УСТРОЙСТВО КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ. Диссертация на соискание ученой степени кандидата технических наук. КУРСК - 2019. 2019

Еще по теме Концепция матричных мультипроцессоров:

  1. МЕТОДЫ И УСТРОЙСТВА КОММУТАЦИИ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ
  2. Архитектура современных матричных СБИС-мультипроцессоров
  3. Коммутационные средства матричных СБИС-мультипроцессоров
  4. Мохаммед Ажмаль Джамиль Абдо. МЕТОД, АЛГОРИТМ И УСТРОЙСТВО КОММУТАЦИИ С ПАРАЛЛЕЛЬНО-КОНВЕЙЕРНОЙ ДИСПЕТЧЕРИЗАЦИЕЙ ПАКЕТОВ В МАТРИЧНЫХ МУЛЬТИПРОЦЕССОРАХ. Диссертация на соискание ученой степени кандидата технических наук. КУРСК - 2019, 2019
  5. СОДЕРЖАНИЕ
  6. Выводы
  7. ВВЕДЕНИЕ
  8. ЗАКЛЮЧЕНИЕ
  9. Структура и формат передаваемых пакетов
  10. СПИСОК СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ
  11. СПИСОК ЛИТЕРАТУРЫ
  12. 4.1. Сравнительный анализ метода квантильного хеджирования и метода хеджирования ожидаемых потерь
  13. Оценка эффективности методов несовершенного хеджирования опционных позиций на российском фондовом рынке
  14. Основные этапы развития мирового рынка производных инструментов